Fichier:MIPS Architecture (Pipelined).svg
Aller à la navigation
Aller à la recherche
Taille de cet aperçu PNG pour ce fichier SVG : 800 × 500 pixels. Autres résolutions : 320 × 200 pixels | 640 × 400 pixels | 1 024 × 640 pixels | 1 280 × 800 pixels | 2 560 × 1 600 pixels.
Fichier d’origine (Fichier SVG, nominalement de 800 × 500 pixels, taille : 56 kio)
Description
| Description |
English: The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture). |
||
| Date | |||
| Source | Travail personnel | ||
| Auteur | Inductiveload | ||
| Autorisation (Réutilisation de ce fichier) |
|
||
| Autres versions | rkrkgkf | ||
| SVG information |
.svg){kind=link}
Historique du fichier
Cliquer sur une date et heure pour voir le fichier tel qu'il était à ce moment-là.
| Date et heure | Vignette | Dimensions | Utilisateur | Commentaire | |
|---|---|---|---|---|---|
| actuel | 22 janvier 2009 à 18:08 | | 800 × 500 (56 kio) | wikimediacommons>Inductiveload | {{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So |
Utilisation du fichier
La page suivante utilise ce fichier :
.svg){kind=link}